史上最全运放+模数电路6部众筹 参与额外送199元晶体管电路设计课程(仅剩20名) 👉戳此立抢👈
[问答] 对NMOS管进行仿真发现电压异常,请帮忙分析一下原因
401 NMOS管 仿真
分享
利用ti的TINA工具对简单的NMOS管用法进行仿真,如下图所示。发现mos管导通之后,有一段时间VM1大于3.3V。减小R1,开始阶段VM1大于3.3V的情况越明显。此时将VM1输入到一个3.3V供电的的管脚,会不会损坏芯片。增大R1,可使VM1小于3.3V,但VM1的转化时间变长。请帮忙分析一下原因,并给出一些解决方法。
2019-6-6 09:31:40   评论 分享淘帖 邀请回答 举报
7个回答

直观的说,你这里VM1就是DS电压,而该尖峰,是线路寄生参数在快速开关边沿产生的振铃,增加栅极驱动电阻,减慢了边沿变化速度,振铃是可以变弱的。你这里只是一个R负载,产生一个需要送到芯片的信号,很简单的办法是在DS增加一个合适的电容,和R2负载产生有效阻尼,当该阻尼合适的时候,速度并不会产生多大影响,同时可以有效阻尼振铃,这时候该振铃就不会出现。而不是通过调整栅极电阻来直接减慢MOS的开关速度。
2019-6-6 09:32:58 评论

举报

通过CGD耦合的电荷吧?
2019-6-6 09:33:09 评论

举报

实际应用中这点电荷基本上完全不会影响电源
2019-6-6 09:33:52 评论

举报

若只是数位反相器,可用NPN三极管会更好。
这个可能性最大,看AM1和AM2的电流差=流入栅极的部分。基本上=VM1的比例关系。
他这个信号,送后续芯片处理,而不是供电,担心幅度超过芯片极限。
加一个DS电容,应该可以有效阻尼该尖冲。
2019-6-6 09:35:52 评论

举报

后端接的是FPGA的I/O,我在后端增加个电容仿真一下。
2019-6-6 09:36:09 评论

举报

另外有的FPGA的管脚也有clamp二极管进行保护。管脚也会有寄生电容。
2019-6-6 09:36:16 评论

举报

撰写答案

你正在撰写答案

澳门现场百家乐如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

高级模式
您需要登录后才可以回帖 登录 | 注册

我要提问
课程
    关闭

    站长推荐 上一条 /8 下一条

    快速回复 返回顶部 返回列表